D램 미세화 공정의 현실 (삼성 vs 하이닉스 & 마이크론)

미중 반도체 전쟁이 한창인 가운데 D램은 이 전쟁에서 가장 중요한 반도체 품목 중 하나이다.

 

 

올해는 심하게 절고 있긴 하지만, D램 시장은 25년 단일 품목으로 100조원 이상의 시장이 될 예정이다.

 

우리나라 업체들이 이 시장에서 70% 정도의 점유율을 갖고 있고, 보통 업사이클 때 D램의 영업이익은 30~40%에 육박하기 때문에 우리나라 경제에도 엄청난 기여를 하는 품목이다.

사실상 D램 가격이 떨어지면 무역 적자를 보고 D램 가격이 오르면 무역 흑자를 보는 것이 한국 경제의 현실이다.

 

그래서, 한국 사람이라면 D램이 뭐하는 제품이고 최신 기술 트렌드 정도는 알고 있으면 좋겠다는 생각이 들어 이 글을 쓰게 되었다.






*D램의 기능


데이터 처리속도는 CPU >>>>>>> D램 >>>> SSD > HDD(하드디스크) 순서로 빠르다.

 

D램은 전원이 꺼지면 데이터가 사라지는 휘발성 메모리이고, SSD&HDD는 전원을 꺼도 데이터가 남아있는 비휘발성 메모리이다.

 

D램의 역할은 CPU와 SSD&HDD사이의 속도 차이를 보완해주는 역할을 한다. 

 

이해하기 쉽게 간단히 설명하면, 우리가 엑셀에 타이핑을하면 그 데이터는 D램에 저장되고, 저장버튼(컨트롤+s)을 누르면 D램에 있던 데이터는 SSD&HDD로 이동한다.

우리가 문서 작업을 하다가 실수로 전원을 끄면 데이터가 날라가는 이유도 이 데이터가 휘발성 메모리인 D램에 저장되어 있었기 때문이다.

 

다들 저장버튼을 누르면 컴퓨터가 살짝 멈춘다는 걸 알 수 있을 것이다. 이건 SSD&HDD의 데이터 처리속도가 느리기 때문에 발생하는 현상이다. 

만약 D램이 없다면, CPU와 SSD&HDD사이에서 엄청난 데이터 병목 현상이 일어나고 인터넷과 게임은 물론이고 간단한 문서작업에도 엄청난 답답함을 느낄 것이다.

 

다시 말하면, D램은 CPU에서 엄청나게 빠른 속도로 처리하는 데이터들을 온몸으로 막고 있다가, 한번에 SSD&HDD로 보내주는 역할을 한다.

 

 

 

 

 

*D램 구조와 기술적 한계

D램은 1트랜지스터+1캐패시터 구조를 갖고 있다.

 

트랜지스터가 스위치 역할을 해주고 캐패시터는 전자를 저장하는 역할을 하고 있다.
 

보통 트랜지스터 게이트의 길이가 공정의 이름이 된다. 예를 들어, 게이트의 길이가 20nm이면 이 D램을 20nm급 공정으로 만든 D램으로 부른다.

 

이 길이(선폭)가 짧아지면 칩이 작아지고 하나의 웨이퍼에 더 많은 칩을 올릴 수 있어서 가성비가 좋아진다.

또한, 선폭이 짧아지면 속도도 빨라지고 전력 소비도 줄어드는 등 기능 또한 향상된다.

 

그렇기 때문에, D램 업체들은 지금까지 선폭을 줄이는 방향으로 발전을 거듭해왔고, 지금 주류 공정인 1z/1a 공정은 14nm 정도로 추정된다.

 

 

하지만, 현재의 D램은 기술 장벽에 막혀있다. 

게이트 길이가 엄청나게 줄어들면서 채널 길이도 줄어들었고, 회로가 끊겨 있음(open)에도 전자가 그걸 뛰어넘어서 흘러버리는 터널링 효과가 발생하여 누설전류가 흘러버린다.

이렇게 되면 캐패시터의 전자 저장 기능이 떨어져버리고 결국 D램의 성능 저하로 나타난다.

 

 

 

 

 

 

*D램의 미래

누설전류를 극복하기 위해서 D램 업체들은 다양한 방식을 연구하고 있다.

지금 최신 D램의 형태는 게이트의 길이는 줄이면서 채널의 길이는 늘리는 복잡한 구조를 띄고 있다.

 

 

이러한 형상을 구현하려면 엄청나게 세밀한 패터닝 기술이 필요하다. 조금이라도 엇나가면 구조가 무너지고 수율이 떨어지기 때문이다.

 

여기서부터 삼성, 하이닉스, 마이크론 3사가 가는 길이 달라진다.

 

삼성전자는 EUV공정 도입에 적극적이다. 벌써 5개 이상 레이어에서 EUV를 적용하여 D램을 생산하고 있다. 

SK하이닉스는 1개 레이어에 EUV를 적용하고 있는 것으로 알려져있고, 마이크론은 아직 ArF 멀티패터닝 방식을 고수하고 있다.

ASML의 EUV 리소그래피 장비는 1대에 5,000~6,000억원에 이를 정도로 고가의 장비다. 

23년 1분기 삼성전자의 영업이익이 6,000억원(반도체, 핸드폰, 디스플레이, 가정 등등 모두 포함)인 것을 고려하면, 삼성전자가 1분기에 이 장비 1~2대를 더 샀으면 적자 전환이 되었을만큼 무서운 가격이다.

 

DS사업부에서 파운드리 사업을 같이 하고 있는 삼성전자는 EUV 투자에 엄청 적극적이다. 

감가상각비로 인해 원가가 치솟는 것을 감수하더라도 EUV장비를 많이 구매하고 많은 레이어에 EUV공정을 도입하고 있다. 

최악의 시장상황과 EUV도입이 겹치면서 삼성DS사업부는 1분기 -4.5조원이라는 엄청난 적자를 냈다.

 

하지만, 1~2세대가 지나면 EUV공정 도입없이는 도저히 선폭 미세화가 불가능한 지경이 올 것이다. 삼성전자가 노리고 있는 전략이 이 것이며, 3~4년 후에 장비 감가상각까지 끝나면 삼성은 극한의 가성비로 칩을 찍어내고 점유율을 더 가져 올 가능성이 크다.

즉, 현재의 삼성전자는 새로운 공정 도입으로 인한 감가상각비, 불량발생(수율하락) 등의 몽둥이를 미리 맞고 있다고 보면 될 것 같다.

 

SK하이닉스나 마이크론도 이런 상황을 모르진 않으나, EUV장비 감가상각비를 오직 D램 사업으로만 털어내기에는 리스크가 너무 크다. 

이에, 두 업체는 낸드플래시처럼 수직으로 쌓아올리는 3D D램에 대한 연구/개발을 활발히 진행중이다.

3D D램이 성공한다면, 30~40nm대의 익숙한 공정을 활용해 더 좋은 가성비로 칩을 찍어내어 EUV공정을 무력화 시킬 수 있기 때문이다.

 

아무튼, 이러한 내용을 미리 알고 3~4년 후의 D램 시장의 판도 변화를 보는 것도 흥미로울 것 같다.

 

 

 

 

 

*3줄 요약

1. D램의 공정 미세화 기술은 현재 기술 장벽에 막혀 있음.

2. 한계를 극복하고자 D램 3사는 구조나 소재를 변화시키고 있으며, 이러한 변화를 위해서는 아주 미세한 리소그래피(패터닝) 기술이 필요함.

3. 파운드리사업을 같이하는 삼성은 EUV도입을 적극적으로 진행시키고 있고, 하이닉스와 마이크론은 3D D램 기술 연구/개발에 더 집중하고 있음.